Diseño lógico

$25.000 $20.000

PayU Pagos Seguros

Pagos 100% seguros

PayU Pagos Seguros

Diseño lógico

Formato: Libro | Autor: Héctor Arturo Flórez Fernández  | Descripción: Se presenta al lector un material concerniente a los circuitos lógicos combinacionales y secuenciales como fundamento de la electrónica digital la cual contiene diferentes dispositivos que dan como consecuencia la construcción de la arquitectura del computador. A través de ocho capítulos se describen conceptos de sistemas numéricos, compuertas lógicas, álgebra de Boole, lógica combinacional, elementos básicos de almacenamiento, contadores, registros y memorias.

Nota: Para más información, por favor consulte la tabla de contenido.

Héctor Arturo Flórez Fernández

Área:

Editorial: Ediciones de la U

ISBN: 9789589949009

Precio en Dólares: USD$ 7.58

*Este valor puede ser aproximado y podrá variar al momento del pago.

EdiciónFormatoPáginasAcabadosTamaño
2010 Impreso 165 Rústica 17 x 24 cm.
SKU: 9789589949009 Categoría:

Descripción

Se presenta al lector un material concerniente a los circuitos lógicos combinacionales y secuenciales como fundamento de la electrónica digital la cual contiene diferentes dispositivos que dan como consecuencia la construcción de la arquitectura del computador. A través de ocho capítulos se describen conceptos de sistemas numéricos, compuertas lógicas, álgebra de Boole, lógica combinacional, elementos básicos de almacenamiento, contadores, registros y memorias.

Nota: Para más información, por favor consulte la tabla de contenido.

Información adicional

Peso 0.29 kg
Acabados

ano

Área

Autor

Colección

Editorial

Formato

Páginas

Peso

Tamaño

Subtítulo

Autor n2

Autor a1

Autor a2

Autor 2

Número de edición

Tabla de contenido

Introducción    
Glosario    

Capítulo 1. Sistemas Numéricos 
 
1.1. Sistema decimal    
1.2. Sistema binario    
1.3.  Sistema octal    
1.4.  Sistema hexadecimal    
1.5. Código BCD    
1.6.  Código Gray    

1.7.  Conversión entre sistemas    
1.7.1. Conversión Decimal-Binario     
1.7.2. Conversión Binario-Decimal     
1.7.3. Conversión Decimal-Octal     
1.7.4. Conversión Octal-Decimal     
1.7.5. Conversión Decimal-Hexadecimal     
1.7.6. Conversión Hexadecimal-Decimal     
1.7.7. Conversión Binario-Octal     
1.7.8. Conversión Octal-Binario     
1.7.9. Conversión Binario-Hexadecimal     
1.7.10. Conversión Hexadecimal-Binario

1.8. Complemento A 1 y Complemento A 2    
1.8.1. Complemento a 1     
1.8.2. Complemento a 2     

1.9. Operaciones aritméticas de diferentes sistemas    
1.9.1. Suma en Binario     
1.9.2. Suma en Octal     
1.9.3. Suma en hexadecimal     
1.9.4. Resta en Binario     
1.9.5. Resta en octal     
1.9.6. Resta en hexadecimal    
1.9.7. Multiplicación en binario     
1.9.8. División en binario     
Ejercicios propuestos    

Capítulo 2.  Compuertas lógicas   

2.1. Compuerta NOT    
2.2. Compuerta AND    
2.3. Compuerta OR    
2.4. Compuerta NAND    
2.5. Compuerta NOR    
2.6. Compuerta OR exclusiva    
2.7. Compuerta NOR exclusiva    
2.8. Implementación mediante compuertas lógicas    
Ejercicios Propuestos    

Capítulo 3. Álgebra de Boole   

3.1.  Operaciones booleanas    
3.1.1. Adición Booleana     
3.1.2. Multiplicación Booleana     

3.2.  Leyes del álgebra de Boole    
3.2.1.  Ley Conmutativa     
3.2.2.  Ley Asociativa     
3.2.3. Ley Distributiva     

3.3.  Reglas del álgebra de Boole    
3.4.  Teoremas de DeMorgan    
3.4.1. Aplicación de los teoremas de DeMorgan     

3.5. Simplificación mediante el álgebra de Boole    
3.6. Mapas de Karnaugh    
3.6.1. Mapa de Karnaugh de tres variables     
3.6.2. Mapa de Karnaugh de cuatro variables     
3.6.3. Minimización de suma de productos mediante un mapa de Karnaugh     
3.6.4. Simplificación de suma de productos mediante el mapa de Karnaugh     
3.6.5. Simplicación de suma de productos usando Tabla de Verdad     
3.6.6. Condiciones indiferentes o valores No importa     
Ejercicios Propuestos    

Capítulo 4.  Lógica combinacional   

4.1. Sumador básico    
4.2. Sumador completo    
4.3. Sumador binario en paralelo    
4.4. Restador de 4 bits    
4.5. Comparadores    

4.6.  Conversores de código    
4.6.1. Conversor Binario-Gray     
4.6.2. Conversor Binario-BCD     

4.7.  Decodificadores    
4.7.1. Decodificador 2-4     
4.7.2. Decodificador 3-8     
4.7.3. Decodificador Manejador     

4.8. Codificadores    
4.8.1. Codificador Decimal BCD     
4.8.2. Codificador Decimal BCD con prioridad     

4.9.  Demultiplexores    
4.10.  MULTIPLEXORES    
4.10.1. Multiplexor 4-1     
4.10.2. Multiplexor cuádruple 2-1
Ejercicios Propuestos    

Capítulo 5.  Elementos básicos de almacenamiento   

5.1. LATCHES    
5.1.1. Latch S-R     
5.1.2. Latch      
5.1.3. Circuito Antirrebote     
5.1.4. Latch S-R con Habilitación     
5.1.5. Latch D con Habilitación     

5.2.  FLIP-FLOPS    116
5.2.1. Detector de flancos     
5.2.2. Flip-Flop D     
5.2.3. Flip-Flop J-K     
5.2.4. Flip-Flop J-K con entradas asíncronas     

5.3.  TEMPORIZADOR 555    
5.3.1 Temporizador 555 configurado como aestable     

5.4  Divisor de frecuencia    
Ejercicios Propuestos    

Capítulo 6.  Contadores
   
6.1.  Contador asíncrono    
6.1.1.  Contador asíncrono binario de 2 bits     
6.1.2. Contador Asíncrono Binario de 4 bits     
6.1.3. Contador Asíncrono BCD     
6.1.4. Contador asíncrono binario de 4 bits descendente     
6.1.5.  Contador Asíncrono Binario de 4 bits ascendente / descendente     

6.2. Contador Síncrono
6.2.1.  Contador Síncrono Binario de 2 bits     
6.2.2. Contador Síncrono Binario de 4 bits     

6.3.  Contador Síncrono ascendente descendente    
6.4.  Diseño de contadores Síncronos    
6.5.  Contadores en cascada    
Ejercicios Propuestos    

Capítulo 7.  Registros   

7.1.  Registros con entrada y salida en paralelo    
7.2.  Registros de desplazamiento con entrada y salida en serie    
7.3.  Registros de desplazamiento en cascada    
Ejercicios Propuestos    

Capítulo 8.  Memorias  
 
8.1.  Lectura y escritura    
8.1.1.  Operación de escritura     
8.1.2.  Operación de lectura     

8.2.  Memorias de sólo lectura ROM    
8.2.1.  ROM Básica     
8.2.2.  PROM     
8.2.3.  EPROM     
8.2.4.  UVPROM     
8.2.5.  EEPROM     

8.3.  Memorias de acceso aleatorio RAM    
8.3.1.  Arquitectura de RAM Estática (SRAM)     

8.4.  Expansión de memorias    
8.4.1. Expansión de longitud de palabra     
8.4.2.  Expansión de capacidad de almacenamiento o tamaño     
Ejercicios Propuestos    

Bibliografía    
Infografía